Chiplet 的采用会模仿 IP 的采用吗？

来源：SemiWiki 发布时间：2024-01-10 205

电子芯片设计/电子设计自动化（EDA）设计/电子设计自动化（IP类软件）电子芯片设计

我们预计，向基于小芯片的架构的转变将很快发挥与2023年代基于SoC芯片的架构和大量使用设计IP相同的作用。

作者：Eric Esteve （PhD.）分析师，所有者 IPnest

如果我们看一下过去25年的半导体行业扩张，在每个应用中采用设计IP似乎是成功的主要因素之一，硅技术的发展令人难以置信，从100年的250nm到2018年的3nm（如果不是2nm）。我们预计，向基于小芯片的架构的转变将很快发挥与2023年代基于SoC芯片的架构和大量使用设计IP相同的作用。

问题是如何精确预测小芯片采用的时间框架，以及这场革命的关键推动因素是什么。我们将看看创新理论的传播是否有助于微调预测，确定哪种类型的应用程序将成为驱动力。芯片到芯片互连协议标准规范允许快速行业采用，快速推动IA或智能手机应用处理器等应用似乎是最重要的推动因素，但EDA工具效率或封装新技术和专用晶圆厂创建等无疑是关键。

简介：小芯片技术的出现

在2010年的十年中，摩尔定律的好处开始分崩离析。摩尔定律指出，晶体管密度每两年翻一番，计算成本将相应降低50%。摩尔定律的变化是由于设计复杂性的增加，晶体管结构从平面器件演变为Finfet。Finfet需要对光刻进行多次图案化，以实现器件尺寸低于20 nm节点。

在本十年末，计算需求呈爆炸式增长，主要是由于数据中心的激增以及生成和处理的数据量。事实上，人工智能（AI）和机器学习（ML）等技术的采用现在用于处理不断增加的数据，并导致服务器显着提高其计算能力。服务器增加了更多的CPU内核，集成了专门用于ML的更大GPU，不再用于图形，并嵌入了定制的ASIC AI加速器或基于FPGA的互补AI处理。早期的AI芯片设计是使用更大的单片SoC实现的，其中一些达到了标线施加的尺寸限制，约为700毫米2.

在这一点上，分解为更小的SoC加上各种计算和IO小芯片似乎是正确的解决方案。英特尔、AMD或赛灵思等几家芯片制造商已为即将投入生产的产品选择了此选项。在Linley Group的优秀白皮书“Chiplets获得快速采用：为什么大芯片越来越小”中，表明与单片SoC相比，由于更大的产量影响，此选项可带来更低的成本。这些芯片制造商已经设计了同构小芯片，但通用小芯片互连高速（UCIe）IP等互连标准的出现和采用正在简化异构小芯片的采用。

随着行业对更高性能的不断要求，更新、更快的协议标准的发展正在加速。不幸的是，各种标准并不是由一个组织同步的。新的PCIe标准可能比新的以太网协议标准早一年（或更长时间）出现。使用异构集成，芯片供应商只需更改相关小芯片的设计，即可适应快速变化的市场。考虑到先进的SoC设计制造需要5nm、4nm或3nm工艺节点的大量资本支出，小芯片架构对推动半导体领域未来创新的影响是巨大的。

异构小芯片设计使我们能够通过修改或添加相关的小芯片来针对不同的应用或细分市场，同时保持系统的其余部分不变。新的开发成果可以更快地推向市场，投资要低得多，因为重新设计只会影响用于容纳小芯片的封装基板。例如，计算小芯片可以从台积电5nm重新设计到台积电3nm，以集成更大的L1缓存或更高性能的CPU或CPU内核数量，同时保持系统的其余部分不变。集成了SerDes的小芯片可以重新设计，以便在新的工艺节点上实现更快的速率，提供更多的IO带宽，从而获得更好的市场定位。

在更新系统时，使用异构小芯片将提供更好的上市时间（TTM），如果系统部分是在小芯片中设计的，则无需更改即可重用系统部分。这也是一种在不太先进的节点上保留一些功能性小芯片时最小化成本的方法，比最先进的节点便宜。但主要问题是预测小芯片技术何时会在半导体市场中占有重要地位？我们将回顾IP采用历史，因为chiplet和IP是相似的，两者都必须打破NIH综合症才能成功。我们将使用创新理论和定义的类别（创新者、早期采用者等，见下图）提取小芯片采用的主要原因并建立预测。