Chiplets 对英特尔和台积电的颠覆性有多大？

图片来源  / 包图网

作者  /  Daniel Nenni

 

Chiplets（芯片堆叠）并不新鲜。其起源深深植根于半导体行业，代表了设计和制造集成电路的模块化方法。Chiplets的概念已经被激发起来，以应对半导体设计日益复杂所带来的挑战。以下是关于Chiplets需求的一些有据可查的要点：

 

集成电路 （IC） 的复杂性：随着半导体技术的进步，设计和制造大型单片 IC 的复杂性也在增加。这导致了产量、成本、熟练资源和上市时间方面的挑战。

 

摩尔定律：半导体行业一直遵循摩尔定律，该定律表明微芯片上的晶体管数量大约每两年翻一番。晶体管密度的这种无情缩放给传统的单片设计带来了挑战。

 

多样化的应用：不同的应用需要专门的组件和功能。chiplets不是创建一个试图满足所有需求的单片芯片，而是允许创建可以以混合和匹配方式组合的专用组件。

 

成本和上市时间考虑因素：开发新的半导体工艺技术是一项昂贵且耗时的工作。Chiplets提供了一种利用某些组件的现有成熟工艺的方法，同时专注于特定功能的创新。Chiplets还有助于新工艺技术的升级，因为芯片尺寸和复杂性只是单片芯片的一小部分，从而简化了制造和良率。

 

互连挑战：随着组件之间距离的增加，传统的单片设计在互连方面面临挑战。Chiplets可以提高模块化和易于互连。

 

异构集成：Chiplets支持在单个封装上集成不同的技术、材料和功能。这种方法称为异构集成，有助于组合各种组件，以实现更好的整体性能。

 

行业合作：Chiplets的开发通常涉及不同半导体公司和行业参与者之间的合作。标准化工作，例如由通用小芯片互连快速联盟 （UCIe） 等组织领导的小芯片集成工作。

总结：Chiplets的出现是为了应对半导体行业日益增加的复杂性、成本、上市时间和人员配备压力所带来的挑战。基于Chiplets的设计具有模块化和灵活性，可实现更高效、可定制的芯片集成，从而促进半导体技术的进步，更不用说多源芯片的能

Part 1

英特尔

 

英特尔确实利用了Chiplets，这是其 IDM 2.0 战略的关键。

 

主要有两点：

 

英特尔将在4年内使用chiplet交付 5 个工艺节点，这是 IEDM 2.0 战略（Intel 7、4、3、20A、18A）的关键里程碑。

 

英特尔为使用Chiplets的内部产品开发了英特尔4流程。英特尔开发了CPU Chiplets，这比历史上的单片CPU芯片更容易做到。Chiplets可用于更快地提升流程，英特尔可以声称成功，而无需对复杂的 CPU 或 GPU 进行完整的流程处理。然后，英特尔可以为代工客户发布新的工艺节点（英特尔3），这些客户可以设计基于单片或Chiplets的芯片。英特尔也为20A和18A执行此操作，因此4年里程碑中的5个工艺节点。当然，这一成就值得商榷，但我认为没有理由这样做。

 

英特尔将使用Chiplets，以便在业务需要时外包制造（台积电）。

 

英特尔与台积电签署了一项历史性的Chiplets外包协议。这是一个清晰的概念证明，让我们回到了我们在FinFET时代之前一直享受的多源晶圆代工商业模式。我不知道英特尔是否会在 N3 节点之外继续使用台积电，但已经指出了这一点。我们不再受制于芯片制造的单一来源。

 

英特尔可以使用此概念验证（使用来自多个代工厂的小芯片并将其打包）来获得代工商机，客户希望获得多个代工厂的自由。英特尔是第一家这样做的公司。

 

 

Part 2

台积电

 

主要有两点：

 

使用Chiplets，台积电避免了垄断。

 

使用Chiplets，客户理论上可以多源地使用他们的芯片。上次我听说台积电不会从其他代工厂封装模具，但如果像英伟达这样的鲸鱼要求他们这样做，我相信他们会的。

 

Chiplets将挑战台积电，而台积电总是准备好迎接挑战，因为挑战伴随着创新。

 

台积电通过其3D Fabric全面的3D硅堆叠和先进封装技术系列迅速响应了Chiplets。如今，Chiplets面临的最大挑战是支持生态系统，而这正是台积电的生态系统。

 

回到最初的问题“Chiplets对英特尔和台积电的颠覆性有多大？答案：非常具有颠覆性！我们正处于半导体制造颠覆的开端，这是自FinFET 以来从未有过的。现在，所有纯晶圆代工厂和 IDM 代工厂都有机会在全球依赖的芯片领域分一杯羹，这是绝对的。

---

*声明：本文系原作者创作，荣格电子芯片编译。文章内容系其个人观点，我方转载仅为分享与讨论，如有异议，请联系后台。